Belçika merkezli imec, yapay zekâ yüklerini hedefleyen yeni bir bellek mimarisini sahnede gösterdi: 3D olarak uygulanmış bir charge‑coupled device (CCD). Amaç net: DRAM’in hızını ve yeniden yazılabilirliğini, 3D NAND’in katmanlı yoğunluğuyla birleştirip “bellek duvarı” darboğazını hafifletmek. Tanıtım, 12 Mayıs 2026’da başlayan IEEE International Memory Workshop (IMW 2026) haftasında yapıldı.
3D CCD bellek ne vadediyor?
İlk prototip, üç word‑line’dan oluşan bir yığın içinde dikey “memory hole” delikleriyle çalışıyor. Dikey kanalda silikon yerine IGZO (indiyum‑galyum‑çinko oksit) kullanılıyor. 3D NAND’in “punch‑and‑plug” akışına benzeyen süreçle açılan bu deliklerin çapı 80–120 nm aralığında. Bitleri oluşturan yükler, kapılar arasında darbe gerilimleriyle seri biçimde aktarılıyor ve 4 MHz üzeri transfer hızı laboratuvarda gösterildi. İmec, çevrim başına binlerce elektron taşındığını ve tasarımın bayt değil blok seviyesinde erişim sağladığını vurguluyor; bu da çoklu hızlandırıcılara büyük veri blokları besleyen CXL Type‑3 tampon bellek rolüne uyuyor.
İşin sistemi tarafında, CXL anahtarı üzerinden paylaşılan bellek havuzlarına bağlanacak böyle bir tampon katman, pahalı DRAM/HBM kapasitesinin yerini almak yerine onu tamamlamayı hedefliyor. İmec, 3D CCD’nin uzun veri tutma, “sınırsız” dayanım ve düşük gerilimle çalışma gibi avantajlar sunduğunu söylüyor. Ancak bugün için bu bir araştırma prototipi; word‑line sayısını artırma ve okuma katını iyileştirme gibi adımlar sırada.
Arka plan da güçlü: İmec, 2024’te 2D kavram kanıtını paylaşmış ve CXL Type‑3 için blok adreslemeli mimarinin “ilk bit gecikmesi” şartını esnetebileceğini belirtmişti. Aynı teknik incelemede, 230 katman ve hücre başına 2 bit varsayımıyla, 3D CCD tabanlı tampon belleğin 2030’a gelindiğinde 2D DRAM’e göre yaklaşık 5 kat daha yüksek bit yoğunluğuna çıkabileceği hesaplanmıştı.
Geniş resimde yalnız değil: Bellekte dikey istif ve NAND türevli süreçleri kullanan farklı yaklaşımlar da hız kazanıyor. Örneğin NEO Semiconductor, 3D NAND altyapısıyla üretilebilen 3D X‑DRAM için kavram kanıtını geçtiğini ve yüksek çevrim dayanımı iddiasını paylaştı. Bu tablo, yapay zekâ çağında bellek mimarisinin hızla çeşitlendiğini gösteriyor.
Kısa özet
- İlk 3D CCD bellek prototipi: 3 word‑line’lı yığın, IGZO dikey kanal, 80–120 nm delik çapı.
- >4 MHz seri yük transferi; blok seviyesinde erişim; CXL Type‑3 tampon bellek hedefi.
- Hedef: DRAM’in hızına yakın erişimle 3D NAND’in ölçeklenebilir yoğunluğunu birleştirip bellek duvarını azaltmak.
- Yol haritası: Word‑line sayısını artırma ve okuma yolunu optimize etme çalışmaları sürüyor.
Kaynak: www.techspot.com