Dünyanın en büyük çip üreticilerinden biri olan TSMC çip boyutunu küçültmeye odaklanmak yerine daha büyük çip paketleme teknolojilerine yatırım yapmaya başladı. Şirketin “SoW” (System-on-Wafer) teknolojisi bu stratejinin önemli bir parçası.
Tek bir çipten daha fazla güç elde etmek için birden fazla çip birbirine bağlanarak daha yüksek işlem gücü sağlanabiliyor. Bu noktada çip paketleme teknolojisi ve interposer adı verilen bağlantı yapıları devreye girmekte. Yapay zeka ve yüksek performans bilgi işlem (HPC) çağında işlem gücü ihtiyacı daha da kritik hale gelmiş durumda ve paketleme teknolojileri bu alanda önemli bir rol oynuyor.
TSMC’nin Teknoloji Sempozyumunda A16 üretim sürecinin yanı sıra yeni nesil çip paketleme teknolojileri hakkında birçok önemli bilgi verildi. Şu anda CoWoS (Chip-on-Wafer-on-Substrate) teknolojisi, TSMC’nin çip boyutlarını retikül sınırının 3,3 katına kadar genişletebiliyor. Retikül sınırı çiplerin büyüklüğünü belirleyen bir ölçü ve sınır arttıkça kullanılabilir alan da büyüyor.
TSMC, 2026’da tanıtacağı CoWoS-L paketleme teknolojisi ile bu sınırı 5,5 katına çıkararak 12 yüksek bant genişlikli bellek (HBM) modülüne yer açmayı ve 100×100 mm boyutunda daha geniş bir çip alanı sunmayı hedefliyor. Bu teknoloji önceki nesillere göre 3,5 kat daha fazla işlem gücü sunmayı amaçlıyor.
2027’de ise TSMC, retikül sınırını 8 katına çıkaran ve 120mm x 120mm boyutlarında bir taban plakasıyla dört entegre çipi (SoIC) bir araya getiren bir paketleme teknolojisi sunmayı planlıyor. Ayrıca veri merkezleri için özel olarak tasarlanan ve 60 HBM modülünü destekleyen SoW paketleme standardı da hedefleniyor. TSMC, bu paketleme teknolojisiyle işlem gücünü artırma konusunda büyük bir adım atmış durumda.
Bu gelişmeler işlem gücünü artırmanın tek yolunun çip küçültmek olmadığını gösteriyor. Çip paketleme yöntemleri sayesinde CoWoS teknolojisi yapay zeka ve yüksek performans bilgi işlem endüstrisinin geleceğinde büyük bir rol oynayacak gibi görünüyor.
