Japonya’nın devlet destekli çip girişimi Rapidus, Hokkaido Chitose’deki IIM-1 tesisinde şantiye düzeninden pilot hatta geçti. Şirket, Aralık 2024’te ASML’nin EUV litografi sistemini sahaya indirip kurdu; Nisan 2025’te pilot hatı açtı ve Temmuz 2025’te 2 nm gate‑all‑around (GAA) transistör yapıları içeren ilk deneme wafer’larını gösterdi. Bu adımlar, Japonya’da seri üretime uygun ilk EUV makinesinin devreye alınmasıyla birlikte atıldı.
Rapidus’un süreç teknolojisi IBM ile ortak geliştiriliyor. Şirket, GAA bilgi birikimini hızla içselleştirmek için IBM’in New York’taki Albany NanoTech tesisine çok sayıda mühendisini gönderdi; aynı zamanda 2 nm nesli için yonga‑üstü‑yonga (chiplet) paketleme teknolojilerinde de IBM’le resmi iş birliği yürütüyor. Pilot hatta “tek wafer” işleme yaklaşımı benimsenerek çevrim süreleri kısaltılmaya çalışılıyor.
Hedef: 2027’de seri üretim
Yol haritası, 2027’de 2 nm sınıfında seri üretime geçmeyi hedefliyor. Rapidus kısa süre önce Japon hükümeti ve 30 özel şirketten 250 milyar yen civarında yeni finansman sağladığını, 60’tan fazla potansiyel müşteriyle görüşmeler yürüttüğünü açıkladı. Resmî takvim de Nisan 2025’te açılan pilot hattın 2027’de hacimli üretime evrileceğini işaret ediyor.
Neden önemli?
IIM-1’in New Chitose Havaalanı’na yakın, altyapısı güçlü konumu; sarsıntı riski düşük, EUV’ye uygun şekilde planlandı. Aralık 2024’te kurulan EUV aracıyla birlikte Japonya, en ileri litografi sınıfını sahada çalıştıran ülkeler arasına geri döndü. Bu ilerleme, TSMC ve Samsung’un 2 nm yarışında Japonya’nın yeniden söz sahibi olma hedefi açısından kritik.
Özetle Rapidus, IBM ortaklığı ve EUV yatırımlarıyla 2 nm eşiğini laboratuvardan üretime taşıma yolunda planlandığı gibi ilerliyor. Sıradaki adımlar, deneme üretimindeki öğrenimleri olgunlaştırıp 2027 takvimine yetiştirmek ve chiplet paketleme ekosistemini yerelde kurmak olacak.
Kaynak: www.techspot.com
